引 言

信号采集及恢复技术是信息科学的一个重要分支,它研究信息数据的采集、存储、处理控制以及恢复,并且随着科技的发展和社会的进步,各种数据的实时采集和处理技术越来越先进,在现代工业控制和科学研究中己成为必不可少的部分^[1]。采样电路的重要性在于它在连续信号和离散信号所起的桥梁作用^[2]。在一定条件下,一个连续信号可以由采样点完全地恢复出来,提供了用一个离散信号来表示一个连续信号的基础。在很多方面,离散信号的处理比连续信号更加灵活,因此需要高性能的信号采样和恢复系统^[3]。

1 数字信号处理系统的构成

如图 1所示,数字信号处理涉及三个步骤:信号的采样和量化、数字信号处理和信号恢复。采样、量化部分主要功能是将连续信号转为离散信号,并转换为数字量。它由三个部分组成,即抗混叠低通滤波器、采样保持电路和A/D转换器。数字信号处理器是数字滤波器的核心,它实现信号处理的算法,对量化的信号进行处理。采用可编程逻辑器件(FPGA)作为数字信号处理器,应用硬件描述语言实现数字滤波器功能,信号恢复部分是将处理得到的离散数字信号转化为模拟离散信号,再恢复为模拟连续信号。

图 1

Fig. 1

图 1 完整的数字信号处理系统结构 Fig. 1 Structure of digital signal processing system

2 信号采样电路的设计

在实际采样系统中,信号经过采样后,其频率分量随着频率的的增加而不断地衰减,且在等于采样频率一半处衰减为零。所以在不做均衡的情况下,必须保证采样频率足够高。模拟信号采样前必须先进行抗混叠滤波器,但是在设计系统中没有理想的低通滤波器^{[4, 5]},所以抗混叠低通滤波器的截止频率必须小于采样频率的一半,否则过渡带衰减不足,可能会引入混叠干扰^[4]。整个模拟信号采样电路由模拟抗混叠低通滤波器、采样保持电路和A/D转换电路组成,如图 2所示。采样保持电路和A/D转换电路采用芯片。ADS830E是一个8位流水线式的A/D转换芯片,且带有采样保持功能。该芯片的最高转换频率为60 MHz,符合本文中设计的高速采样要求。

图 2

Fig. 2

图 2 模拟信号采样的硬件设计框图 Fig. 2 Hardware design block diagram of analog signal sampling

模拟信号经过抗混叠滤波器后进行采样和A/D转换电路后将数据送入FPGA处理。硬件电路如图 3所示。采样保持及A/D转换电路集中在一块芯片ADS830E上,如图 3(a)所示。抗混叠低通滤波器的截止频率6 kHz,硬件电路如图 3(b)所示。

图 3

Fig. 3

图 3 采样系统硬件原理图 Fig. 3 Hardware principle diagram of the sampling system

3 数字信号处理器

FPGA除了实现对A/D、D/A的控制、采集数据的存储以及传输,还要实现数字滤波器的功能。本系统要求能够对信号进行低间隔、高密度的采集,而且速度快,数据量大,因此要严格控制整个时序,FPGA起到整个时序控制的核心作用。此外,运用硬件描述语言实现FIR滤波器,实现算法如图 4所示。

图 4

Fig. 4

图 4 并联型分布式算法的硬件实现 Fig. 4 Hardware structure implementatation based on parallel distributed coputation

4 信号恢复电路的设计

数字信号的恢复电路由D/A转换电路和信号恢复低通滤波器组成,设计框图如图 5示。D/A转换电路采用芯片AD9708,该芯片为8位的D/A转换器,最大转换速率125 MHz。恢复低通滤波器的截止频率同理应该小于采样频率的一半,信号恢复模拟低通滤波器同样为运算放大器组成的有源低通滤波器^{[6, 7, 8]}。硬件电路结构如图 6(a)、(b)所示。

图 5

Fig. 5

图 5 数字信号恢复的硬件设计框图 Fig. 5 Hardware design block diagram of the digital signal recovery

图 6

Fig. 6

图 6 恢复系统硬件原理图 Fig. 6 Hardware principle diagram of the recovery system

5 系统测试及分析

输入不同频率的正弦波,观测输出正弦波的幅度,同时比较输入、输出波形,得出输入、输出波形的相位差。

由于输出波形肯定滞后于输入波形,所以相位差必然为负数。为了更精确地得到相位关系,测试时不直接在示波器上测试,而是将数字示波器各组波形存储在计算机上,在计算机上采用示波器软件Ultrascope,用时间轴测出两个对应的峰值的时间差,根据输入的正弦频率,计算出相位差如图 7所示,输入正弦频率60 kHz,输出应该滞后于输入波形,用两个时间轴分别对准输入输出信号对应的波峰,读出时间差为12.47 μs,那么这两个波形的相位差为-269.352°。

图 7

Fig. 7

图 7 系统测试图 Fig. 7 System testing chart

6 结 论

通过测试可知,本文实现了高速采样及恢复系统的设计,无明显的失真现象。在过渡带频率的信号衰减大于理论衰减,这是由抗混叠滤波器和信号恢复滤波器的衰减引起,但偏大的衰减出现在过渡带,不影响滤波器性能。这表明,抗混叠滤波器和信号恢复滤波器会影响系统特性,设计时应注意选择这两个滤波器的指标。另外电源的纹波引入干扰会影响滤波器性能,在实际应用中应选择使用纹波小的电源。